⑩ 公 開 特 許 公 報 (A) 昭62 - 276878

@Int Cl.4

7

識別記号

庁内整理番号

❸公開 昭和62年(1987)12月1日

H 01 L 29/78 27/10 7514-5F 8624-5F

審査請求 未請求 発明の数 2 (全24頁)

半導体記憶装置 69発明の名称

> 昭61-119215 20特 額

22出 昭61(1986)5月26日

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 森 宏 79発 眀 者 小 明 黒 怜 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 者 目 @発 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 旦 ⑫発 明 者 萩 原 隆 央研究所内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 均 明 72発 者 久 米 央研究所内 国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中 明 俊 久 ⑦発 者 \blacksquare 央研究所内 東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 ②出 豠 人

90代 理 人 弁理士 小川 勝男

外1名

最終頁に続く

明細杏

- !. 発明の名称 半導体記憶装置
- 2. 特許請求の範囲
 - 1. トンネルさせ得る膜厚を有するゲート絶縁膜 とこの上のフローティングゲート電極とコント ロールゲート電極を有し、高濃層からなるドレ イン領域と、少なくともチャネル領域側の端部 において、前記ドレイン領域より低濃度のソー ス領域を有するMISFETからなるメモリセ ルを備えたことを特徴とする半導体記憶装置。
 - 2. 前記MISFETのドレイン領域は、チャネ ル領域の始節の接合の後い第1の高濃度間とチ ャネル領域から離隔された接合の深い第2の高 濃度別からなることを特徴とする特許請求の範 開第1項記載の半導体記憶装置。
 - 3. 前記MISFETのソース領域は、チャネル 領域側に設けられた接合の浅い第1の高濃度層 と、チャネル領域から離隔された第2の高濃度 **層からなり、前記低濃度層は前記第1の高濃度**

層及び第2の高濃度層の低部に設けられている ことを特徴とする特許請求の範囲第1項記載の 半導体記憶装置。

- 4. 前記MISFETのソース領域は、チャネル 領域側に設けられた接合の浅い第1の高濃度層 と、チャネル領域から離隔された第2の高濃度 **潤からなり、前記チャネル領域側の低濃度層は** 前記第1の高濃度層の低部に設けられているこ とを特徴とする特許請求の範囲第1項記載の半 遵体記憶装置.
- 5. 前記ソース領域の低濃度層は、チャネル領域 側の表面に設けられており、該低適度層と、チ ャネル領域から離隔された高濃度圏とで前記ソ - ス領域を構成していることを特徴とする特許 請求の範囲第1項記載の半導体記憶装置。
- 6. 前記ドレイン領域のチャネル領域側に設けら れた第1の高濃度層の底部に半導体基板と同一 護地型の半導体領域を設けたことを特徴とする 特許請求の範囲第2項記載の半導体記憶装置。
- 7. 前記MISFETは、記憶した情報を電気的

に消去する不揮発性メモリセルであることを特 数とする特許請求の範囲第1項乃至第6項のい ずれかに記載の半導体記憶装置。

- 8. フローティングゲート電極とコントロールゲート電極を有するMISFETからなり、ドレイン領域を高濃度層で形成するとともに、前記高濃度層に接して半導体基板と同一導電型の半導体領域を設けたことを特徴とする半導体記憶装置。
- 9. 前記ドレイン領域は、チャネル領域側の接合 の流い第1の高濃度層とチャネル領域から離隔 された接合の深い第2の高濃度層からなり、前 記半導体領域を少くとも前記第1の高濃度の低 部に設けたことを特徴とする特許請求の範囲第 8 項記載の半導体記憶装置。
- 10. 前記MISFETのソース領域は、チャネ ル領域側の端部に設けられた接合の後い第1の 半導体領域と、チャネル領域から離隔された接 合の深い第2の半導体領域からなることを特徴 とする特許額求の範囲第8項記載の半導体記憶

(従来の技術)

フローティングゲート電極とコントロールゲート電極を有するMISFETで構成したEEPROMのメモリセルは、例えば1984年国際電子デバイス会議1984IEDMのテクニカルダイジェスト(Tech. Digest)、PP. 468-471に記載されている。

以上より前記メモリセルは、同じフローティン グゲートとコントロールゲートを有するEPRO M セルに比べ 5 倍程度大きくなり、高集積大容量 装置.

- 1 i. 前記ソース領域のチャネル領域側の第1の 半導体領域の不純物濃度を前記第2の半導体領域の不純物濃度より低くしたことを特徴とする 特許請求の範囲第8項記載の半導体記憶装置。
- 12. 前記ソース領域を構成する第1の半導体領域と第2の半導体領域を高濃度にし、これらの下部にそれらと同一導電型の低濃度層を設けたことを特徴とする特許請求の範囲第8項記載の半導体記憶装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体記憶装置に関するものであり、 特に、メモリセルがフローティングゲート電極と コントロールゲート電極を有するMISFETからなり電気的に消去可能な半導体記憶装置すなわ ち、EEPROM (Electrically Erasable and Programma ble ROM) に適用して有効な技術に関する ものである。

EPROMに不向きである。

前記メモリセルの技術課題は以下の点にある。 EEPROMは、香込み消去も5V単一電源で行う方向にあり、香込み消去の高電圧は、同一チップ内に設けた昇圧回路により発生させるのが一般化しつつある。

しかし、前記メモリセルは書込みをドレイン電流を流した状態でドレイン領域端部でホットエレクトロンを発生させて行なうため、比較的大きな

電流を必要としており、これを昇圧回路で発生し た高電圧では電流容量が小さいため適用できない。

したがって、普込み時のドレイン電圧が外部電源の5 V以上でも十分番込み可能であるようは、モリセルを実現する必要がある。また、消去は、ソース領域に10 V以上の電圧を印加し、フローティングゲートとソース領域との間でトンネルを起こす必要があるため、パースは域と基板の耐圧は10 V以上とし、消去時にアバランシェを起さないようにする必要がある。

本発明の他の目的は、ソース領域と越板間の耐 圧を高くし、消去特性を向上させたメモリセルを 提供することにある。

本発明の他の目的は、高速動作が可能なメモリセルを提供することにある。

本発明の前記ならびにその他の目的と新規な特 数は、本明細書の記述及び添付図面によって明ら かになるであろう。

レイの等価回路である。なお、第2回は、メモリ セルの構成を見易くするために、フィールド絶縁 腹以外の絶縁膜を図示していない。

まず、第3回を用いてメモリセルアレイの回路 の概略を説明する。

 (問題点を解決するための手段)

本願において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ***

すなわち、フローティングゲート電極とコントロールゲート電極を有するMISFETからなるメモリセルのドレイン領域を高濃度層で構成し、また、ソース領域のチャネル領域側の端部を低濃度にする。

〔作用〕

上記した手段によれば、ドレイン領域端部での 電界が強くなるのでホットエレクトロンの発生が 増加し、これにより書込み電圧を低減することが できる。また、ソース領域と半導体拮板の間のア パランシェブレイクダウン電圧が高められるので、 消去効率を向上することができる。

〔実施例〔〕

第 1 図は、第 2 図に示したメモリセルアレイの A - A 切断線における断面図、第 2 図はメモリセ ルアレイの一部の平面図、第 3 図はメモリセルア

「SFETQs」が非導通状態とされる。データ 繰りしは、再込時及び読み出し時に電源電位Vc で例えば5Vが印加され、消去時に接地電位Vs s例えば0Vが印加される。ワード線WLは、書 込み時に書込み電位Vpp例えば14Vが印加され、読み出し時にはVcc電位例えば5Vが印加される。パよ時にはまる。

酸化シリコン膜からなり、250~350 A程度の腹厚を有している。コントロールゲート電極7は、例えば第2層目の多結晶シリコン膜からなり、第2ゲート絶像膜6の表面に被着している。また、ワード線W L と一体に形成されて、フィールド絶像膜2上を延在している。

れている。ドレイン領域のチャネル領域から離隔 された部分は、 0 . 2 5 μm程度の深い接合を有 するn型半導体領域 1 0 からなっている。

ソース領域は、ガ型半導体領域9とガ型半導体 領域10及び㎡型半導体領域11とからなってい る。これらソース領域を構成しているが型半導体 領域9、10及び㎡型半導体領域11は、同一の データ線DLに、隣接する2つの接続孔14を通 して接続されている2つのメモリセルの間をワー ド線WLが延在している方向に延在して接地線 (グランド線) G L を構成している。ソース領域 のチャネル領域側の端部を接合の後いが型半導体 領域9で構成して、フローティングゲート電極5 の下部への廻り込みを小さくしている。n゚型半導 体領域9のチャネル長方向における長さは、サイ ドウォールスペーサ12によって規定されている。 チャネル領域から離隔された部分の表面部は、深 い接合を有する㎡型半導体領域10からなってい る。 n 型半導体領域 9 及び n 型半導体領域 1 0 と 半導体基板1の間に介在するようにが型半導体領

域11を設けている。n型半導体領域11は、チャネル領域における半導体基板1の表面にまで違っしている。このため、n型半導体領域9と半導体基板1の間の接合耐圧が高められる。

フィールド絶縁膜2及びフローティングゲート 電極5から露出している半導体基板1の表面及び フローティングゲート電極5、コントロールゲート 電極7の露出している表面を酸化シリコン膜8 が被者して覆っている。フローティングゲート酸 を5及びコントロールゲート電極7の側面の酸な シリコン膜8に被着して酸化シリコン膜からなる サイドウォールスペーサ12を設けている。

13は例えばリンシリケートガラス(PSG)膜からなる絶縁膜であり、半導体基板1上を覆っている。ドレイン領域の一部であるn型半導体領域10の上の部分の絶縁膜に3を選択的に除去して接続孔14を形成している。接続孔14を通してアルミニウム膜からなるデータ線DLがドレイン領域の一部であるn型半導体領域10のデータ線DL

が接続している部分の接合深さは、その他の部分より深くなっている。なお、図示していないが、データ線DLを例えばCVDによるPSG膜とその上に形成される窒化シリコン膜とで構成した保護膜が覆っている。

以上、説明したように本実施例のメモリセルによれば次の効果を得ることができる。

(1) ソース領域を構成するn型半導体領域9及 び10と半導体基板1の間にn型半導体領域11 を設けたことにより、それらの間の接合耐圧が高 められるので、情報の消去時にソース領域に印加 する消去電圧を高めることができる。これにより、 情報の消去時間あるいは消去の信頼性等の特性を 向上することができる。

(2) ソース領域の端部を接合の浅いで型半導体 領域9で構成したことにより、フローティングゲート電極5の下部への選り込みが小さくなるので、 ソース領域とフローティングゲート電極5の間の 容量を低減することができる。

(3) 前記(2) により、情報の消去時にソース 領域を構成する n 型半導体領域 9 に印加した電圧 によって第1 ゲート絶縁膜 4 に発生する電圧を高 めることができるので、情報の消去特性を向上す ることができる。

(4) ドレイン領域のチャネル領域側の端部を接合の浅いn[®]型半導体領域 9 によって構成したことにより、ドレイン領域とフローティングゲート電

ってフィールド絶縁膜2を形成する。p型チャネルストッパ3は、フィールド絶縁膜2を形成する以前にイオン打込によってp型不続物例えばボロン(B)を導入しておくことによって形成する。

次に、第5回に示すように、フィールド絶縁膜 2から露出している半導体基板1の表面を酸化し て酸化シリコン膜からなる第1ゲート絶縁膜4を

フィールド絶縁膜2を形成した後に、窒化シリコ

ン膜19及び酸化シリコン膜18は除去する。

形成する。

次に、第6回に示すように、フローティングゲート電極5を形成するために、半導体基板1上の全面に例えばCVDによって多結晶シリコン膜5を形成する。多結晶シリコン膜5には、熱拡散、イオン打込み等によってn型不純物例えばリン(P)を導入する。

次に、第7回に示すように、多結品シリコン膜 5を、レジスト膜を用いたエッチングによってフローティングゲート電極5の所定の幅で、データ 線Dしが延在する方向に延在するようにパターニ 極 5 の間の容量が低減されるので、情報の説み出 し速度を向上することができる。

(5)ドレイン領域の矯部の浅い接合を有する半導体領域9を n 型としたことにより、 n 型とした場合と比較して書込み時におけるドレイン領域端部の電界を強めることができる。これにより、書込み電圧を低減することができる。

(6)ドレイン領域の端部を浅い接合を有する n 型半導体領域 9 で構成したことにより、フローティングゲート電極 5 の下部への遅り込みが小さくなるので、短チャネル効果を防止することができる。

次に、前記メモリセルの製造方法を説明する。 第4回乃至第16回は、メモリセルの第1回と 同一部分の製造工程における斯面回又は平面回で ある。

第4回に示すように、p型半導体基板1の酸化 による酸化シリコン膜18と、熱酸化マスクとし て例えばCVDによる窒化シリコン膜19を用い て半導体基板1の所定の表面を酸化することによ

ングする。つまり、このエッチング工程では、同一のデータ線D Lに接続される複数のメモリセルのフローティングゲート電便5を一体にしたパターンに多結品シリコン膜5をパターニングする。 周辺回路領域に形成された多結品シリコン膜5は除去する。多結品シリコン膜5をパターニングした後に、レジスト膜からなるマスクは除去する。

次に、第9図に示すように、レジスト膜からな

次に、第10回に示すように、フローティング ゲート電極5及びコントロールゲート電極7(ワ ード線wL)の露出している表面を酸化して酸化 シリコン膜8を形成する。この酸化の際にフロー

次に、第13回に示すように、半導体基板1上の全面に、例えばCVDによってサイドウォールスペーサ12形成用の酸化シリコン膜12を形成する。

次に、第14回に示すように、反応性イオンエッチング (RIE) によって酸化シリコン膜12 を半導体基板1の表而が露出するまでエッチング してサイドウォールスペーサ12を形成する。周 ティングゲート電極 5. コントロールゲート電極 7 から露出している半導体基板 1 の表面が酸化さ れて酸化シリコン膜 8 が形成される。

次に、第12回に示すように、フローティング ゲート電極5及びコントロールゲート電極7をマスクとしてイオン打込みによって半導体基板1の 表面にn型不純物例えばヒ素(As)を1×10 ・・atomsノロ程度導入してn型半導体領域

辺回路を構成するためのMISFETのゲート電極の側部にもサイドウォールスペーサ12が形成される。前記エッチングによって舞出した半導体基板1の表面を再度酸化して酸化シリコン膜8を形成する。

大に、第15回に示すように、フロモをフ及びサインを担極を、コントロールゲートをを担して、A、コーサ12をで列がサークとと素して、A、コーサ12をで列のはと素人とは、B、コーサ・コーサインをで列をは、B、コーサ・コーサークのは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサーのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークのでは、B、コーサークをでは、B、コーサークをでは、B、コーサークをでは、B、コーサークをでは、B、コーサークをでは、B、コートのでは、B、コートのでは、B、コートのでは、B、コートのでは、B、コートのは、B、コールのは、B、コールのは、B、コートのは、B、

からなるマスクによって覆い、イオン打込みによって周辺回路のPチャネルMISFET領域にP型不純物例えばポロン(B)を導入してPチャネルMISFET及びメモリセル領域を形成はよりなるマスクは、P型不純物を導入した後に除去する。

次に、第16図に示すように、半導体基板1上の全面に例えばCVDによってPSG膜からなる 絶縁膜13を形成する。この後、第1図及び第2 図に示した接続孔14、アルミニウム膜からなる データ繰DL、図示していない最終保護膜を形成

以上、説明したように、本実施例の製造方法によれば、アドレスパッファ回路、デコーダ回路、センスアンプ回路等の周辺回路を構成するNチャネルMISFETと略同一工程でメモリセルを形成することができる。

(実施例11)

第17回は、実施例Ⅱにおけるメモリセルの断

実施例 II は、ソース領域のチャネル領域21で構成の5年を比較的低温度の n 型半導体領域21で構成の変には、21で構成の6次で高温とインのでは、10元のでは、10元のでは、10元のでは、10元のでは、10元のでは、10元のでは、10元のでは、10元のでは、10元のでは、1元ので

一方、ドレイン領域のチャネル領域側が n²型半導体領域 9 となっていることから、 n²型半導体領域 9 と半導体基板 1 の間に加る電界を強めることができる。したがって、情報の書込み時におけるホットキャリアの発生を高めることができる。

n・型半導体領域 9 及び n 型半導体領域 2 1 のチャネル長方向における長さはサイドウォールスペーサ 1 2 によって規定されている。

面図である.

実施例Ⅱは、n²型半導体領域11を没く形成して、n²型半導体領域9のみがn²型半導体領域11で覆れるようにし、n²型半導体領域10の下部はn²型半導体領域11が形成されないようにしたものである。n²型半導体領域11の深さが没いため、チャネル領域への拡散も小さくなっている。したがって、メモリセルであるMISFETのしたいって、メモリセルであるMISFETのしたい。 短チャネル効果が低減されるので、メモリセルの特性が向上する・

n[®]型半導体領域11は、実施例Iの方法で説明 した第11回の工程でn[®]型半導体領域11を前記 のようにn[®]型半導体領域9のみを覆うように没く 形成すればよい。したがって、本実施例のメモリ セルも周辺回路のNチャネルMISFETと略同 ー工程で形成することができる。

〔実施例Ⅱ〕

第18回は、実施例皿のメモリセルの断面図である。

次に、本実施例のメモリセルの製造方法を説明 + 2

第19図乃至第23図は、製造工程におけるメ モリセルの斯面図である。

第19図に示すように、実施例「と同様にフローティングゲート電極5、第2ゲート絶縁版6、コントロールゲート電極7 (ワード線WL)、酸化シリコン膜8を形成する。

次に、第21回に示すように、メモリセルのソ

ース領域及び接地線領域を覆うように、レジスト 酸からなるマスク23を半導体基板1上に形成する。マスク23は、周辺回路を構成するPチャネルMISFET領域及びNチャネルMISFET 領域も覆うように形成する。次に、イオン打込み によって「型不純物例えばヒ素(As)を 1×10°° atoms/「d程度導入して「型半 導体領域9を形成する。イオン打込みの後に、マスク23を除去する。

次に、第22図に示すように、酸化シリコン膜からなるサイドウォールスペーサ12を形成する。サイドウォールスペーサ12は、周辺回路のNチャネルMISFET及びPチャネルMISFETのゲート電極の側部にも形成される。

次に、周辺回路のPチャネルMISFETが設けられる領域をレジスト膜からなるマスクで覆った後に、第23回に示すように、イオン打込みによってn型不純物例之ばヒ素(As)を1×10

* atoms/cd程度導入してn型半導体領域
10を形成する。n型半導体領域10は、周辺回

であることからトランスコンダクタンスが高められる。

この後の制造工程は、実施例 I と同様である。 (実施例 IV)

第24回は、実施例Ⅳのメモリセルの断面図で ***

p型半導体領域24は、実施例Ⅲの製造工程の

路のNチャネルMISFETのソース、ドレイン 領域にも形成される。イオン打込みの後に、周辺 回路のPチャネルMISFET領域を覆っていた レジスト膜からなるマスクを除去する。

ここまでの工程で、メモリセルであるMISFETはソース領域の端部がn型半導体領域21で構成され、ドレイン領域の端部がn型半導体領域9で構成されている。また、周辺回路のNチャネルMISFETは、ソース、ドレイン領域の端部がn型半導体領域21で構成されている。

なお、第21回に示したマスク23は、周辺回路領域においては、PチャネルMISFET領域のなどでは、PチャネルMISFET領域のドレイン領域のみを取うように形成し、NチャネルMISFETのソース領域を露出すると、周辺回路のが「型とででは、ソース領域の場のが「型と、アンース領域の場のででは、アンース領域の場がが「型ないでは、アンース領域の場がが「型ないでは、アンース領域の場がが「型ないでは、アンース領域の場がが「型ないでは、アンース領域の場がが「型ないでは、アンース領域の場がが「型ないでは、アンース領域の場ができない。アンース領域の場ができないでは、アンースには、アントを対した。アントでは、アンドでは、アンドでは、アンドでは、アントでは、アントでは、アントでは、アンドでは、アンドでは、アンドでは、アントでは、アンドではは、アントでは、アントでは、アンドでは、アンドでは、アントでは、アントでは、アントでは、アントでは、アントでは、

第21 図におけるイオン打込み工程で p 型不純物例えばボロン (B) を n 型半導体領域 9 を形成する以前に打込んで形成すればよい。このようにすれば、略ど工程を増加することなく p 型半導体領域 2 4 を形成することができる。

 ルのドレイン領域及び周辺回路のNチャネルMISFETのドレイン領域を露出するパターンのレジスト膜からなるマスクを形成し、この後にイオン打込みによって形成すればよい。このようにすれば、メモリセルのみにp型半導体領域24を形成することができる。

(実施例 V)

第25回は、実施例Vのメモリセルの断面図で ***

実施例 V は、 p 型半導体領域 2 4 をドレイン領域の n で型半導体領域 9 の底部のみならずチャネル側の側面 A にも形成したものである。 p 型半導体領域 2 4 は n 型半導体領域 1 0 の下部には設けられている n 型半導体領域 9 のチャネル領域側の側面 A に p 型半導体領域 2 4 を形成することにより、ドレイン領域端部の電界が強化されて、情報の書込み時におけるホットキャリアの発生効率を高めることができる。

本実施例Vにおけるp型半導体領域24は、前記実施例Vにおけるp型半導体領域24と同様に

第11図に示したマスク20を周辺回路領域においては、NチャネルMISFETのドレイン領域を開口しソース領域とPチャネルMISFET領域を限うようにすれば、周辺回路のNチャネルMFETをドレイン領域のみ2重ドレイン構造に形成することができる。

(実施例VII)

第27因は実施例Mのメモリセルアレイの一部の平面回、第28回は第27回のA-A切斯線における断面回、第29回はメモリセルアレイの等価回路である。

実施例はは、記憶素子Qmとは別に選択MIS FETQrを設け、これら2つのMISFETで 1つのメモリセルを構成したものである。

第27回乃至第29回において、記憶素子QmであるMISFETは、実施例Iのメモリセルと同様に酸化シリコン膜からなる第1ゲート絶縁膜4、フローティングゲート電極5、酸化シリコン膜からなる第2ゲート絶縁膜6、コントロールゲート電極7、ソース領域であるn型半導体領域9、

周辺回路のNチャネルMISFETのドレイン領域に同一工程で形成することもできる。また、周辺回路には形成しないようにすることもできる。
(実施例VI)

第26回は実施例VIのメモリセルの斯面図である。

実施例 VI は、メモリセルのドレイン領域は 0 ・ 2 5 μ m 程度の深い接合を有する n 型 半導体領域 1 0 のみで形成し、ソース領域は 0 ・ 2 5 μ m 程度の深い接合を有する n 型半導体領域 1 0 と で 標度の深い接合を 1 2 と で は 域 1 1 と で で を で か な が で ある・ n 型 半導体領域 1 1 と で 合 に と で た で か で か で か ら 液度分 本 は 域 0 は は ら ら こ さ れ の は 成 で ス の は な の は な の は な の は な の は な の は な の は な の は な の は な い て こ な ら に な の は な の は と と が ら た が ら た が ら な れ て お り 、 情 報 の 消去 特 性 が 向 上 し て いる・

n 型半導体領域11は、実施例1の第11図のn 型半導体領域11と同層の方法で形成し得る。

10、「型半導体領域11、ドレイン領域である n°型半導体領域9、10とで構成してある。新に 設けた選択MISFETは、半導体基板1の表面 の酸化による酸化シリコン膝からなるゲート絶縁 膜6.例えば第2層目の多結品シリコン膜からな るゲート電極26、ソース、ドレイン領域のチャ ネル領域側の端部を構成している『型半導体領域 25、ソース、ドレイン領域のチャネル領域から 離隔された分部を構成している n゚型半導体領域 1 0とで構成してある。ゲート電極26は、データ 線DLが延在している方向と交差する方向に延在 して第1ワード線WL、を構成している。これと . 平行に、コントロールゲート電極7と一体に形成 した第2ワード線WL2が延在している。旅み出 し時における選択MISFETQ - のドレイン領 域の一部を構成している㎡型半導体領域10は. 読み出し時におけるMISFETQmのソース領 域の一部であるn°型半導体領域10と共通になっ ている。同一のデータ線DLに同一の接続孔14 を通して接続されている2つのメモリセルにおい て、それぞれの選択MISFETQ rのドレイン 領域の一部である n 型半導体領域 1 0 は一体になっている。第27 図に示すように、選択MISF ETQ rのチャネル幅は記憶素子であるMISF ETQ mのそれより大きくなっている。MISF ETQ mのソース領域と一体に形成され、ワード 線WL i、WL 2 が延在している方向と同一方向 に延在しているそれぞれの接地線GLは、第29 図に示すように、NチャネルMISFETQs i、 Qs 2 に接続されている。

情報の書込み時において、全てのMISFETQs。が導通状態となりまた全てのMISFETQs。が非導通状態となってそれぞれの接地線GLを回路の接地電位Vs。例えばOVにする。選択されたメモリセルに接続されている第1ワード線WL」は接地電位Vs。例えばOVである。選択メモリセルに接続している。例えば1つ下線WL」はある。例えば1つ口ではWzは、書込み電位Vpp例えば13Vにされ、それ以外の第2ワード線WL」はフロ

電位Vpp例えば13Vにされる。全ての第2ワード線WL2は接地電位Vssとされる。第1ワード線およびデータ線DLは接地電位またはフローティングにされる。これらの条件を設定すると、全メモリセルの情報が一括消去される。

以上、本実施例のメモリセルの構成により、次 の効果を得ることができる。

- (1) メモリセルを選択MISFETQ r と、記憶素子Q m とで構成したことにより、消去後のV mをほぼ一定にする必要がないので消去回路の構 r 成を簡単にすることができる。
 - (2) 選択MISFETQ rのソース、ドレイン 領域の端部を n型半導体領域 2 5 で構成したこと により、ホットキャリアの発生を低減することが できる。

なお、本実施例における記憶素子は、実施例 I で説明したメモリセルからなっているが、実施例 I 乃至実施例 VI のいずれのメモリセルを適用してもよい。

次に、本実施例のメモリセルの製造方法を説明

ーティングもしくは接地電位 V s s 例えば 0 V である。選択されたメモリセルに接続しているデータ線 D L は H レベル例えば 5 V にされ、それ以外のデータ線 D L は接地電位 V s s とされる。

情報の消去時において、全MISFETQs 1 が導通状態とされ、全MISFETQs 2 が非導 通状態とされる。すなわち、全接地線GLが消去

する.

第30図乃至第35図は、製造工程におけるメ モリセルの平面図または斯面図である。

次に、多結晶シリコン酸5の露出している表面及び多結晶シリコン酸5から露出している半導体基板1の表面を酸化して第2ゲート絶稼膜6及び選択MISFETQ でのゲート絶稼膜6を形成す

る。ゲート絶縁膜 6 の形成工程でデコーダ回路等 の閉辺回路を構成するMISFETのゲート絶縁 **腝も形成することができる。この後、コントロー** ルゲート電便フ(第2ワード線WL2) 及びゲー ト間極26(郊2ワード線WL2) さらに周辺回 路のMISFETのゲート電極を形成するために 例えばCVDによって半導体基板1上の全面に多 結晶シリコン膜を形成し、これをレジスト膜から なるマスクを用いたエッチングによってパターニ ングして第31図に示すように、ゲート電極フ及 び26を形成する。このエッチング工程で周辺回 路のMISFETのゲート電極も形成することが できる。なお、ゲート電極7及び26は、Mo、 W、Ta、Ti等の高融点金鳳膜又はそのシリサ イド膜あるいは多結晶シリコン膜の上に前記高融 点金属膜又はシリサイド膜を積層して構成しても よい。次に、ゲート電極5、7、26及び半導体 基板1の露出している表面を酸化して酸化シリコ ン膜 B を形成する。

次に、第32回に示すように、『型半導体領域

次に、第35回に示すように、例えばCVDに よる酸化シリコン酸と反応性イオンエッチング (RIE)を用いてサイドウォースペーサ12を 形成する。サイドウォールスペーサ12は、周辺 回路を構成するNチャネルMISFET及びPチャネルMISFETいずれのゲート電極にも形成 される。次に、PチャネルMISFET領域をレ 11を形成するためのレジスト膜からなるマスク 27を半導体基板1上に形成する。マスク27は、 メモリセル領域では情報の読み出し時におけるで設 憶素子Qmのソース領域を露出するパターンで設 けられ、また周辺回路領域では全領域を覆うパターンで設けられる。次に、イオン打込によってマスク27から露出している半導体基板1の表半導体領域11を形成する。この後、マスク27を除去する。

大に、第33回に示すように、半導体基板1の表面に、ゲート電極5、7及び26をマスクと表でイオン打込みによって「型不純物例えばはと素で、人名。)ではリンを導入して「型半導体の関連を表する。このイオン打込み工程で、周一スをはの領域の低濃度層を形成することを領域の低濃度層を形成することを領域の低濃度層を形成することをはレーチャネルMISFETが設けられることをはレーチャネルMISFETが設けられることを表する。ジャンででででである。

ジストリーク・リースの後に、フロットのでは、フロットをは、フロ

以後の工程は、実施例(の製造方法と同様であるので説明を省略する。

以上の説明のように、メモリセルの選択MIS FETQ_T と記憶寿子であるMISFETQmを 同一工程で形成することができる。

また、周辺回路を構成するNチャネルMISFETとメモリセルを同一工程で形成することができる。

〔実筋例如〕

第36図はメモリセルの断面図である。

本実施例はメモリセルを1つのMISFETで 構成し、それのソース領域に接合の深い「型半導 体領域11を設け、ドレイン領域に接合の深いス、 と設けたものである。ソース、 ドレイン領域のチャネル領域のが始める。ソース、 単一程度の後い接合を有するが型半導体領域のチャネル領域がから合を型半導体領域10からなっているを有す場合でが 分は、0・25μm程度のであるが型半導体ででからなっての領域のであるがであるがでであるがである。 半導体領域10からなってい領域の一部では、ソース、ドレイン領域の合き型半導体を 11は、ソース、ドレイン領域の一部では、ソースには、ソースには、カーを型半導体を を対域にからないでは、型半導体の は、5・キャネル領域に介在している。「型半導体 は、5・キャネル領域に介在している。」、ソース領域11が設けられていることにより、 域と半導体基板1の間の接合耐圧が高くなっている。したがって、情報の消去時にソース領域に印加される消去電圧Vppを13V程度に高くすることができるので、消去時間を短縮することができる。また、消去を確実に行うことができる。

一方、ドレイン領域では、p型半導体領域24がn°型半導体領域9及び10の下部にまで達している。チャネル領域においては、n°型半導体領域9と半導体基板1の間にp型半導体領域24が介在している。ドレイン領域と半導体基板1の間に生じる電界を強化する構成となっている。情報の春込み時におけるホットキャリアの発生効率が向上し、春込み電圧を5V以下に下げることができる。

次に、本実施例のメモリセルの製造方法を説明 する。

第37図乃至第41図は製造工程におけるメモリセルの斯面図である。

第37回に示すように、実施例Iと同様に、第 1ゲート絶縁腹は、フローティングゲート気振5、

第2ゲート絶縁膜6、コントロールゲート電極7 (ワード線WL)、酸化シリコン膜8を形成成のレンの後、nn型半導体領域11を形成するためのレジスト膜からなるマスク29を半導体基板1上領域及び接地線GLを露出したパターンでででである。マスク29はメイク29ででででででである。では、カン打込みによってn型でででででででででである。では、アング29及びゲート電極5、7から露出しているというででである。イオン打込みの後にマスク29を除去する。

.次に、第38回に示すように、メモリセルのソース領域及び接地線GL領域をレジスト酸からなるマスク30で覆う。マスク30は、周辺回路領域の全てを覆うように設けられる。次にマスク30及びゲート電極5、7から露出している半導体基板1の表面にp型不純物例えばボロン(B)ドーズ量2×10¹² ~5×10¹² atoms/

回を導入して p型半導体領域 2 4 を形成する。この後、マスク 3 0 を除去する。なお、この後、アウニールにより n 型半導体領域 1 1 及び p 型半導体、領域 2 4 を引伸してもよい。

次に、第39回に示すように、ゲート電極5、 7をマスクとし、イオン打込みによって n 型不頼 物例えばヒ素(As)を半導体基板1の表面に導 入して n 型半導体領域 9 を形成する。なお、この イオン打込み工程では周辺回路領域をレジスト膜 からなるマスクによって覆う。なお、前記イオン 打込みを2回に分で行うようにし、1回目のイオ ン打込みではn型不統物を低濃度でメモリセル領 域及び周辺回路のNチャネルMISFET領域に 導入し、2回目のイオン打込みでは周辺回路領域 の全領域をレジスト膜からなるマスクで覆ってα 型不純物を周辺回路領域には導入しないようにし てもよい。このようにすれば、メモリセル領域に は接合の後いn型半導体領域9を形成することが でき、周辺回路のNチャネルMISFET領域に は接合の没いn型半導体領域を形成することがで

-450-

*-

きる。

*

次に、第40回に示すように、例えば C V D による酸化シリコン酸及び R I E を用いてサイドウホールスペーサ 1 2 を形成する。周辺回路の M I S F E T のゲート電極の 個部にもサイドウォールスペーサ 1 2 が形成される。

 る。イオン打込みの後に、メモリセル領域及び周辺回路のNチャネルMISFET領域を覆っていたレジスト腺からなるマスクを除去する。

以上の説明のように、メモリセルと周辺回路の NチャネルMISFETとを同一工程で形成できる。

(実施例区)

第42回は実施例区のメモリセルの断面図であ る

しきい値の変動が小さくメモリセルの電気的特性 が向上している。

一方、 p 型半導体領域 2 4 により、ドレイン領域の 物部と半導体 基板 1 の間に加る電界が強くなる。したがって、ホットキャリアの発生効率が向上し番込み特性が向上する。また、 p 型半導体領域 2 4 は n 型半導体領域 1 0 と同程度に 浅いので、チャネル領域 への 超り込みが小さくなっている。しまい 値の変動が小さく、メモリセルの電気的特性が向上している。

また、n型半導体領域10の下部に p型半導体 領域24がないことにより、ドレイン領域の寄生 容量が小さくなっている。

本実施例における「型半導体領域11及びp型 半導体領域24は、実施例での「型半導体領域1 1及びp型半導体領域24と同様の方法で形成することができる。

(実 施 例 X)

第43図は、実施例Xにおけるメモリセルの断面図である。

実施例 X は、ソース領域に n 型 半 選体領域 1 0 の下部にまで達する深い接合を有する n 型 半 導体領域 1 1 を設け、チャネル領域に p 型 半 導体領域 1 1 は を設けたものである。 n 型 半 導体領域 1 1 は である。 n 型 半 導体領域 1 1 は である。 k 世 レイン 領域の 物 部 が な が で な が で な が で な が で な が で な が で な が で な が で な が で な が の な 部 に 加る 電界を 強くする ことが アース

1,4

P型半導体領域31は、メモリセルのしきい値を調整するためにチャネル領域にP型不納物例えばポロン(B)を導入するイオン打込み工程を用いることができる。P型半導体領域31を形成するためのイオン打込みのドーズ量は、2×10°2~5×10°3 atoms/回路のMISFETのしきればよい。なお、周辺回路のMISFETのしきした別に行ってもよい。

(実施例XI)

. . .

...

第44回は実施例XIのメモリセルの斯面図で

実施例XIは、ドレイン領域を構成しているno 型半導体領域9及び10を包むように深い接合を 有する p 型半導体領域 2 4 を設け、またチャネル 領域に『型半導体領域32を設けたものである。 p型半導体領域24がn型半導体領域9を取囲ん で形成されているため、ドレイン領域端部の空乏 **層の伸びが抑えられる。したがって、書込み時に** おけるドレイン端部のホットキャリアの発生効率 を高めることができる。

一方、ソース領域のチャネル側の端部は、n型 半導体領域32があるために電界が緩和される。 このため、情報の消去時にソース領域に印加する 消去電圧を高めることができる。

n型半導体領域32を形成するためのイオン打 込みは、例えばヒ素(As)をドーズ量10~~ ~101 a toms/dのオーダで行う。

なお、実施例短~実施例XIまでのメモリセル 4. 図面の簡単な説明

であるMISFETは、実施例VIのメモリセルの ように選択MISFETQ、と2つで1つのメモ リセルを構成するようにしてもよい。

以上、本発明を実施例にもとずき具体的に説明 したが、本発明は前記実施例に限定されるもでは なくその要旨を逸脱しない範囲において種々変更 可能であることはいうまでもない。

〔発明の効果〕

本願によって開示された発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下 記のとおりである。

メモリセルであるMISFETのソース領域と 半導体基板の間の接合耐圧を高めたので、情報の 消去時に印加する消去電圧Vppを高くすること ができる。これにより、消去効率を向上すること ができる。

また、メモリセルであるMISFETのドレイ ン領域の始部の電界が強くなるように構成したの で、春込み特性の向上を図ることができる。

第1回は第2回のA-A切斯線における断面図 第2回は実施例1のメモリセルの平面図、

第3図は実施例1のメモリセルアレイの等価回

第4回乃至第16回は実施例1の製造工程にお けるメモリセルの断面図又は平面図、

第17図は実施例Ⅱのメモリセルの断面図、

第18図は実施例皿のメモリセルの断面図、

第19図乃至第23回は実施例皿のメモリセル の製造工程における断面図、

第24図は実施例Ⅳのメモリセルの断面図.

第25図は実施例Vのメモリセルの断面図、

第26回は実施例VIのメモリセルの断面回.

第27回は実施例21のメモリセルの平面図、

第28図は第27図のA-A切断線における断 而 团.

第29図は実施例VIのメモリセルアレイの等価

第30図乃至第35図は実施例収のメモリセル の製造工程における平面図又は断面図、

第36回は実施例2回のメモリセルの断面図、 第37回乃至第41回は実施例四のメモリセル。 の製造工程における断面図、


第42団は実施例区のメモリセルの断面図.


第43回は実施例Xのメモリセルの断面図、


第44図は実施例XIのメモリセルの斯面図で ある.


1…半導体基板、2…フィールド絶縁膜、3…チ ャネルストッパ領域、4…第1ゲート絶縁膜、5 …フローティングゲート電極、 6 … 第 2 ゲート絶 **暴膜、フ…コントロールゲート電極、8…酸化シ** リコン膜、 9、 10 ··· n*型半導体領域(ソース、 ドレインの一部を構成する)、11 ·· n 型半導体 領域(ソース領域の一部を構成する)、12…サ イドウォールスペーサ、13…絶縁膜、14…接 校孔、15、16…デコーダ、17…センスアン プ、Qm…メモリセル、DL…データ線、WL… ワード線、GL…接地線、18…下地膜(酸化シ リコン膜)、19…熱酸化マスク(窒化シリコン 膜)、20、22、23、27、28、29、3


O … レジスト膜、 2 1 … n 型半導体領域(ソース 領域の一部を構成する)、 2 4 … p 型半導体領域 (ドレイン領域端部の電界を強化する)、 2 5 … n 型半導体領域(選択MISFETのソース、ド レインの一部を構成する)、 2 6 … 選択MISF ETのゲート電極、 3 1 … p 型半導体領域(ドレ イン領域端部の電界を強化する)、 3 2 … n 型半 導体領域(ソース領域の一部を構成する)。

















第 1 5 図





第 1 6 図




第 17 图










第 2 0 図









2 2 第




23 🛭 第




第 2 4




第 2 5





26 第





-457-














2 567 8 8 5678 8 9 56




第 4 1 图




第 4 2 🖾



第 4 3 図



第 4 4 図



第1頁の続き

⑩発 明 者 山 本 英 明 国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中 央研究所内